베릴로그의 모든 컴파일러 지시어는 '<키워드> 형대로 정의된다.
- 'define
텍스트 매크로를 정의하기 위해 사용되며, C의 #define과 유사한 기능을 갖는다.
코드 내에서 사용하기 위해 '<매크로이름>과 같이 쓴다.
- 'include
다른 베릴로그 소스 파일을 컴파일하는 동안 포함하게 해주며, C의 #include와 유사하다.
- 'ifdef, 'ifndef, 'else, 'elsif, 'endif
C에서의 ifdef와 유사하다.
특정 플래그가 설정되었을 경우에만 코드의 특정 부분이 컴파일 되도록 지정하여 조건 컴파일을 지원한다.
reference: Samir Palnitkar - Verilog HDL 2판
'EE > Verilog' 카테고리의 다른 글
[Verilog] 게이트 수준 모델링 (0) | 2023.01.06 |
---|---|
[Verilog] 포트(Ports)와 포트 연결 규칙 (0) | 2023.01.05 |
[Verilog] 모듈의 구성 요소 (0) | 2023.01.05 |
[Verilog] System task (0) | 2023.01.03 |
[Verilog] 베릴로그 자료형 (0) | 2023.01.03 |