- case
case문은 기본적으로 C언어의 switch와 비슷하다.
키워드 case, endcase, default 키워드로 구성되어있다 .
case (alu_control)
2'd0 : y = x + z;
2'd1 : y = x - z;
default : $display("Invalid ALU control signal");
endcase
case문은 x와 z까지 포함하여 각각의 비트를 비교한다.
만일 비트 폭이 일치하지 않으면 비트 폭이 더 큰 쪽에 맞추어서 나머지를 0으로 채운다.
- casez
casez는 case 선택, case 수식의 모든 z값을 dont care로 간주한다. 따라서 z가 아닌 비트만을 비교할 수 있다.
- casex
casex는 모든 x, z값을 dont care로 간주한다.
'EE > Verilog' 카테고리의 다른 글
| [Verilog] 순차 처리 블록과 병렬 처리 블록 / fork, join (0) | 2023.01.17 |
|---|---|
| [Verilog] 루프문 - while, for, repeat, forever (0) | 2023.01.17 |
| [Verilog] 사건 기반 타이밍 제어 (0) | 2023.01.17 |
| [Verilog] 지연 기반 타이밍 제어 (0) | 2023.01.17 |
| [Verilog] 절차적 할당 - 블록킹과 논블록킹 (0) | 2023.01.17 |