헷갈려서 간단하게 정리함
wire [7:0] C;
wire [0:7] D;
다음과 같은 경우, 각각의 LSB는 C[0], D[7]이다.
C의 경우 LSB가 더 작은 주소값에 위치하므로 little endian이고,
D의 경우 LSB가 더 큰 주소값에 위치하므로 big endian이 된다.
'EE > Verilog' 카테고리의 다른 글
| [Verilog] F/F 코드 (0) | 2023.02.13 |
|---|---|
| 비바도 공부 자료 추천 (0) | 2023.02.02 |
| [Verilog] 중첩된 블록, 명명된 블록, disable (0) | 2023.01.17 |
| [Verilog] 순차 처리 블록과 병렬 처리 블록 / fork, join (0) | 2023.01.17 |
| [Verilog] 루프문 - while, for, repeat, forever (0) | 2023.01.17 |