이쪽 분야는 국내에 제대로 정리된 학습 자료가 너무 없는 것 같다..
근데 공식 사이트에 튜토리얼이랑 학습 자료가 잘 정리되어 있어서 가져옴
HDL Design using Vivado
www.xilinx.com
알못도 바로 보면서 따라할 수 있는 난이도라 입문용으로 좋은 것 같다.
+) 참고로 비바도 실행할때 자꾸 이유없이 종료되는 현상이 있다면 윈도우 사용자 계정 이름을 영어로 바꿔보세요.
아니면 관리자 계정으로 실행해보는거 추천... 이것 때문에 엄청 헤맸었는데 기존 계정 말고 administrator 계정으로 실행하니까 됨..
+) 비바도는 프로그램이 무거워서 사양이 좀 중요한 것 같다. 사용자 계정 이름도 영어이고 딱히 문제될 것이 없는데 계속 crash가 난다면 램을 더 큰 용량으로 구매하시는 걸... 추천.. 램 용량이 적어도 16기가는 되어야 버벅임 없이 잘 작동한다고 한다.
+) 프로젝트 자료는 이곳이 좋은듯
FPGA Projects, Verilog Projects, VHDL Projects - FPGA4student.com
FPGA projects for students, Verilog projects, VHDL projects, Verilog code, VHDL code, FPGA tutorial, Verilog tutorial, VHDL tutorial.
www.fpga4student.com
'EE > Verilog' 카테고리의 다른 글
| [Verilog] 베릴로그 관련 자잘한 거 정리 (0) | 2023.02.15 |
|---|---|
| [Verilog] F/F 코드 (0) | 2023.02.13 |
| [Verilog] 베릴로그에서의 엔디안 (0) | 2023.02.01 |
| [Verilog] 중첩된 블록, 명명된 블록, disable (0) | 2023.01.17 |
| [Verilog] 순차 처리 블록과 병렬 처리 블록 / fork, join (0) | 2023.01.17 |